Stratix FPGA电源方案设计与验证

分享到:

        针对Stratix系列FPGA系统电源需求情况,给出了一套基于Intersil高效三输出同步补偿稳定器的“单片”电源解决方案。 

        根据实验数据分析与验证,该方案具有较强的可行性,且在功耗、效率及稳定性等方面都优于传统的“多片”电源方案。      

        Stratix系列FPGA是Altera公司推出的面向高带宽系统的可编程逻辑器件。Stratix器件具备强大的内核性能、存储能力以及灵活的设计架构,从而为日益复杂的系统设计争取了更短的设计周期和更快的上市时间。Stratix器件支持多种I/O标准和高速接口,提供了完善的时钟管理功能,有多达12个嵌入式锁相环(PLL)和40个全局时钟,并且内嵌高带宽DSP模块,能完成高于DSP处理器的数据处理任务。因此,Stratix器件特别适用于需要进行大数据量高速数字信号处理的应用[1]。

  StratixTM FPGA的高密度、高速以及大容量存储等特性使其对系统电源管理及功耗有着严格的要求,特别是FPGA逻辑内核通常对电流的要求非常高,根据所用门数和时钟频率,甚至可高达数10A。因此,设计一套高效、高性能的FPGA电源解决方案十分必要。 

        1 系统电源需求分析
   
        Stratix系列FPGA采用1.5V、0.13μm全铜SRAM工艺,可集成10 570~79 040个逻辑单元(LEs),提供高达10MB的RAM[1]。基于StratixTM FPGA的开发系统有多种电源需求,最基本的两种是内核电压和I/O电压。另外根据不同开发系统的功能要求,可能还存在其他多种电源需求。因此,FPGA系统复杂的电源需求要求在进行系统设计时,综合考虑多种因素,从而建立一套完善的电源管理系统。
   
        内核电压VCCINT为FPGA内部逻辑和输入缓冲区供电,设定电压1.5V。内核电流消耗(ICCINT)取决于时钟频率和内部单元使用率,根据所选Stratix器件不同功耗最大值分别为1.5A~10A,如EP1S40最大ICCINT为6A[2]。FPGA内核对瞬态响应的要求非常严格,内核电压必须缓慢单调增加,并且要求在固定的时间内上升到稳定的电压,Stratix器件要求最大上升时间不超过100ms。
   
        I/O电压VCCIO为FPGA输出缓冲区供电。Stratix器件支持多种单端和差分I/O标准,如LVTTL、LVCMOS、SSTL、HSTL、LVDS、LVPECL、PCML等,能够实现在不同接口电平和协议下的高速数据传输。根据所选择的I/O标准,VCCIO可以设定为1.5V、1.8V、2.5V或3.3V[1]。I/O标准可按照FPGA中的块区(BANK)独立设置,因此对于单一的FPGA可能会存在多个I/O电压。
   
        综合考虑以上各种因素以及目前各种嵌入式应用系统对功耗和体积的严格要求,本文选用了Intersil高效三输出同步补偿稳定器作为FPGA系统的主电源芯片。 

继续阅读
Stratix FPGA电源方案设计与验证

针对Stratix系列FPGA系统电源需求情况,给出了一套基于Intersil高效三输出同步补偿稳定器的“单片”电源解决方案。