CPU?闪存? 谁走在半导体制作工艺前列

分享到:

在摩尔定律推动下,工艺技术的缩微没有停止,基本上每两年一个台阶,今年已可达到32nm工艺(注释,通常指微处理器的量产还要推迟几个季度) ,但抛开CPU产品,其实走在缩微制程最前面的是NAND闪存,早在去年就实现34nm的32G NAND闪存量产。

 

    目前32nm工艺制程采用193nm浸入式光刻机,尽管工艺复杂,成本高,大多还是要用双重图形曝光技术。估计下一个22nm接点时,光学光刻方法可能已走到尽头,EUV、电子束直接曝光等都有可能浮现。但是摩尔定律即将终止,技术已近极限,所以经济上的矛盾会逐渐突显。

继续阅读
半导体漫漫工艺制程之路

2018年格罗方德与联电声言止步,因此导致全球代工业中只剩下台积电,三星,英特尔及中芯国际四家在列,而其中的英特尔在商业代工业中是个“小角色”,以及中芯国际尚未明确它的时间表,所以全球只剩下台积电及三星两家在代工中争霸。

摩尔定律已经发展到了尽头,美国如何能继续领跑半导体行业

半导体行业协会(SIA)发布了一份报告,报告中给美国政府提出了一系列建议,呼吁政府在半导体产业采取大胆的政策,确保美国在未来50年也能在半导体领域保持领先地位,在这份报告中,SIA还指出了令人激动的三个“必赢”技术。

摩尔定律推进正在放缓,异质整合成为第四硅世代

在智能型手机普及后,世界进入了无所不在运算(Ubiquitous Computing)时代,人工智能及高效能运算(AI/HPC)、自驾车和物联网、5G及边缘运算(edge computing)等新应用, 成为推动半导体未来成长主要应用。 因为要使用多功能且高效能芯片,新一代的高速运算芯片不再单纯追求制程微缩,而是开始采芯片堆栈的3D封装及系统级封装(SiP)架构,整合多种不同的芯片来扩充其功能与效能,代表异质芯片整合已成为不可逆的趋势。

英特尔推出采用异构堆栈逻辑与内存芯片的新一代3D封装技术

英特尔(Intel)日前举行“架构日”(Architecture Day 2018)活动,展示采用面对面堆栈逻辑的新一代3D封装技术,预计将于明年下半年面世。英特尔首席架构师Raja Koduri除了擘划未来的运算架构愿景,并介绍新的处理器微架构和新的图像架构。

Intel宣布明年将推出下一代Sunny Cove架构,10nm市场将发生怎样的变化

近日,芯片巨头Intel终于宣布其10nm芯片有望在2019年下半年开始出货。摩尔定律发展到今天已经失效,这些年来,Intel在10nm工艺制程上一直发展不顺利,近乎难产,以至于从2015年发布Skylake架构芯片以来,该公司一直在14nm工艺上修修补补,甚至有传言称Intel内部已完全放弃10nm计划。