半导体C-V测量基础

分享到:

通用测试

  电容-电压(C-V)测试广泛用于测量半导体参数,尤其是MOSCAP和MOSFET结构。此外,利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析,包括双极结型晶体管(BJT)、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管(CNT)和多种其他半导体器件。

  这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的,他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货,监测工艺参数,分析失效机制。

  采用一定的方法、仪器和软件,可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始,这些信息在整个生产链中都会用到,包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中,C-V测量可用于分析栅氧厚度、栅氧电荷、游离子(杂质)和界面阱密度。在后续的工艺步骤中也会用到这类测量,例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后,在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析,对器件性能进行建模。

  半导体电容的物理特性

  MOSCAP结构是在半导体制造过程中形成的一种基本器件结构(如图1所示)。尽管这类器件可以用于真实电路中,但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制,因此它们是评测底层工艺的一种方便的方法。


图1中的金属/多晶层是电容的一极,二氧化硅是绝缘层。由于绝缘层下面的衬底是一种材料,因此它本身并不是电容的另一极。实际上,其中的多数载流子是电容的另一极。物理上而言,电容C可以通过下列公式中的变量计算出来:

  C = A (κ/d), 其中

  A是电容的面积,

  κ是绝缘体的介电常数

  d是两极的间距

  因此,A 和 κ越大,绝缘体厚度越薄,电容值就越高。通常而言,电容的大小范围从几纳法到几皮法,甚至更小。

  进行C-V测量时要在电容的两极加载直流偏压同时利用一个交流信号进行测量(如图1所示)。通常情况下,这类测量使用的交流频率范围从10kHz到10MHz。所加载的偏压作为直流电压扫描驱动结构从累积区进入耗尽区,然后进入反型区(如图2所示)。

继续阅读
华为海思涉足广泛而且发展迅速,现如今被多个巨头开始市场狙击

得益于华为从资金到市场的支持,华为旗下的海思半导体在过去多年里发展神速,所涉足的多个领域在市场上也口碑良好,公司也获得了国内乃至国外用户的认可。尤其是因为近半年在麒麟、鲲鹏和昇腾等多方面的接触表现,海思半导体俨然中国集成电路实力的象征。但即使强如华为海思,也在面临着强大的挑战。

EUV设备厂家爆出技术细节,光刻技术的发展会如何前行

用于高端逻辑半导体量产的EUV(Extreme Ultra-Violet,极紫外线光刻)曝光技术的未来蓝图逐渐“步入”我们的视野,从7nm阶段的技术节点到今年(2019年,也是从今年开始),每2年~3年一个阶段向新的技术节点发展。

台积电如今逐渐陷入重围,四面楚歌的条件下怎样才能真正破局

台积电法说周四(17日)登场,引爆台股农历年封关前压轴大戏,释出展望不仅影响整体电子股走向,更是封关行情指引明灯。因大立光法说后股价强涨,考量台积电首季动能不佳广为市场知悉,且外资圈对台积电后市看法也以乐观派居多,法人期待台积电复制利空出尽行情。

IMEC发布全球最小的SRAM芯片,在5nm技术节点上引入STT-MRAM作为最后一级缓存成为可能

2018年5月29日,IMEC宣布制造了全球最小的SRAM芯片,面积缩小了24%,可适用于未来的5nm工艺。这是今年以来在5nm节点上缓存的最先进技术。 需要指出的是,本设计设计虽然适用于5-nm SRAM,但不适合逻辑单元,因为该SRAM需要3个晶体管,才能提供单个FinFET的性能,显然面积比较大且能耗较高。

国内晶圆制造能力大幅度提升,现已称为全球第二大晶圆生产大国

根据国际半导体产业协会(SEMI)公布的“2018年中国半导体硅晶圆展望(2018 China Semiconductor Silicon Wafer Outlook)”报告指出,在致力打造一个强大且自给自足半导体供应链的决心驱使下,中国从2017~2020年间计划新建的晶圆厂数量居全球之冠,再加上无论中资或外资企业在中国境内皆有新建晶圆代工或内存厂的计划,整体晶圆厂产能更是加速扩张。

精彩活动